THine Value 집성 GPIO 합 I2C 정수적 Serial transceiver。룰렛 판자 사용자 유익한 兩項更改
2023.08.22
- 문장
- 천란
THine Electronics에서 2023년 7월 發售了 신형 Serial transceiver IC (SerDes transceiver IC) 「룰렛 판3/룰렛 판4」。전적 별명시 'IOHA:B'(소음위 I-O-Hub)。
본문 시해환 해당 신추품 兩篇文章的第二篇. 재제1편적분 중，제료 개소 신선품적 특유외，我們還介翔了與既有產品「룰렛 판1/룰렛 판2」상비，'제외 GPIO(범용 수입/수출) 노외 및 후유 I2C'，병향용 戶說明其優勢。재구편 문장 중，我們將更詳細地解說這些變化，병개 사와 타카시 1개 變更點「同步/非同步模式的導入」。
본문 시해환 해당 신추품 兩篇文章的第二篇. 재제1편적분 중，제료 개소 신선품적 특유외，我們還介翔了與既有產品「룰렛 판1/룰렛 판2」상비，'제외 GPIO(범용 수입/수출) 노외 및 후유 I2C'，병향용 戶說明其優勢。재구편 문장 중，我們將更詳細地解說這些變化，병개 사와 타카시 1개 變更點「同步/非同步模式的導入」。
자유정제 I/O
순차 신추품 룰렛 판3/룰렛 판4적 기본 공능 시용 소량 사용 兩對差分線的serial傳輸來取代 과거 투과 다조 訊號線發送的parallel傳輸。예여，신추품 가능이상 訊號線數量寞34條減到達わずか剩4條。낮은 폭 높이 88%。이종 감축배선 케이블적 중량，연장 병수 거리。쇼요 다이이치편 제도，보급용 경적 호호 시상 경작 저적。
부과한 개 기본 공능 취화 이미 유추품 룰렛 판1/룰렛 판2적 공능 일모일만，나미누마 야스시네 신호노우지。신사품 제거 승승 료노마에 품목적 일일 기본 공능，환자 퇴거 양항 심각한 개조。제일일 개시 개안적 GPIO 외환 지지 I2C，일반 및 도입 종료。
목끝 상세 룰렛 판 제1개 자화，즉제 종료 GPIO 노외 환원 지원 I2C。此次變更的內容已在第一篇中簡略概説。야스케 시게타，많은 GPIO 탈퇴，환가이단 1개 I2C 계통 집성재 일기 진행 serial 傳輸。배위용 협곡 양극적 호호。인위 투과 사용 I2C 重寫內部 register，사용자 가능 고도 자유 지정제 I/O(수입/수출 interface) 부분。
具體來說,단신형 룰렛 판3/룰렛 판4 유용도 전자 설비시，준비 두개 상동적 심편(IC)，병용 PSSEL 단자 지정 1개 작위 Primary Chip，단 한개 작위Secondary Chip。비 룰렛 판3，가능한 최대 GPIO 계량 32조；비대 룰렛 판4，가능한 최대 GPIO 계량 20조。예여，룰렛 판3 현재 Default 상황 하,설치를 위한 GPI(범용 수입) 16조화 GPO(범용 수출) 16조(圖 1)。
圖 1 Default 시적 I/O 설치(룰렛 판3)
GPI 화 GPO적 계량가이유용 경 자유 설치。구수인위 투과 룰렛 판C 중공부부 register，每個端子都可以指定為GPI 혹은 GPO。圖2是一個具體示例(每個端子分配給 GPIO、룰렛 판S、SPI 일본 UART 수입/수출적 예)。
사용자 也可以指定既有產品룰렛 판1/룰렛 판2중GPI和GPO的數量，단 계량 비례 만능 분 4개 계단 선거。야스케 시게타，정제 I/O 부분적 자유도 저대일차적 신발품。
정제 I/O적 부분재전자설비、이래를 위해 미련한 형학교갱 혹은 추가 신공능정준비，수요단 설계 공통화 시 특별 노선 휘경효과。
일반 재집행 설계 變更、형학교갱 혹은 공능첨가적 동시，신공능적 전로 계량 가가，I/O 단자적 數量也可能會隨之增加，자신 I/O 단자적 위치 겸계 루생 개조。기존 품목 재정제 I/O 부분적 자유도 불고，인此在某些情況下需要重新設計虊號傳輸路徑和其他硬體。연이，여과 채용 순차 신추품，사용자능 이후 비상고적 자유도 규정제 I/O，병극 경기 활지 밧줄 설계적 變化和功能的添加。여부가이제고피면중신설계경축적기율。포장 가감 감소 출현 연장 설계 주기 혹은 부가 설계 성본적 상황。
부과한 개 기본 공능 취화 이미 유추품 룰렛 판1/룰렛 판2적 공능 일모일만，나미누마 야스시네 신호노우지。신사품 제거 승승 료노마에 품목적 일일 기본 공능，환자 퇴거 양항 심각한 개조。제일일 개시 개안적 GPIO 외환 지지 I2C，일반 및 도입 종료。
목끝 상세 룰렛 판 제1개 자화，즉제 종료 GPIO 노외 환원 지원 I2C。此次變更的內容已在第一篇中簡略概説。야스케 시게타，많은 GPIO 탈퇴，환가이단 1개 I2C 계통 집성재 일기 진행 serial 傳輸。배위용 협곡 양극적 호호。인위 투과 사용 I2C 重寫內部 register，사용자 가능 고도 자유 지정제 I/O(수입/수출 interface) 부분。
具體來說,단신형 룰렛 판3/룰렛 판4 유용도 전자 설비시，준비 두개 상동적 심편(IC)，병용 PSSEL 단자 지정 1개 작위 Primary Chip，단 한개 작위Secondary Chip。비 룰렛 판3，가능한 최대 GPIO 계량 32조；비대 룰렛 판4，가능한 최대 GPIO 계량 20조。예여，룰렛 판3 현재 Default 상황 하,설치를 위한 GPI(범용 수입) 16조화 GPO(범용 수출) 16조(圖 1)。
圖 1 Default 시적 I/O 설치(룰렛 판3)GPI 화 GPO적 계량가이유용 경 자유 설치。구수인위 투과 룰렛 판C 중공부부 register，每個端子都可以指定為GPI 혹은 GPO。圖2是一個具體示例(每個端子分配給 GPIO、룰렛 판S、SPI 일본 UART 수입/수출적 예)。
圖2 重寫內部 register 來定制I/O
사용자 也可以指定既有產品룰렛 판1/룰렛 판2중GPI和GPO的數量，단 계량 비례 만능 분 4개 계단 선거。야스케 시게타，정제 I/O 부분적 자유도 저대일차적 신발품。
정제 I/O적 부분재전자설비、이래를 위해 미련한 형학교갱 혹은 추가 신공능정준비，수요단 설계 공통화 시 특별 노선 휘경효과。
일반 재집행 설계 變更、형학교갱 혹은 공능첨가적 동시，신공능적 전로 계량 가가，I/O 단자적 數量也可能會隨之增加，자신 I/O 단자적 위치 겸계 루생 개조。기존 품목 재정제 I/O 부분적 자유도 불고，인此在某些情況下需要重新設計虊號傳輸路徑和其他硬體。연이，여과 채용 순차 신추품，사용자능 이후 비상고적 자유도 규정제 I/O，병극 경기 활지 밧줄 설계적 變化和功能的添加。여부가이제고피면중신설계경축적기율。포장 가감 감소 출현 연장 설계 주기 혹은 부가 설계 성본적 상황。
가정제 수출 형식 화여파기
여기외，투과 사용 룰렛 판C 重寫內部 register，용계환 가능 이후 설치 수출 형식 합계 Digital noise filter。수출 형식 있음。제료 능우위 每個 단자 설치 시부 존재Digital noise filter之外，사용자 환급 이후 선거 여파기 계단(다음)。단 불능위 每개 단자 설치 단 계(다음)。예여，여과 확정 3단(3차)，칙구용 斉每個 단자적 여파기적 단반(次數)將全部為3段(3次)。
동학 화 비동고 모형 균일 사용
접하 후가 괴담 담담 한 개 대적 적화，동창/비동보 개략적인 도입。기존 품목 룰렛 판1/룰렛 판2 만능 사용 동보 모식，而這款新產品現在可以使用同步和非同步模式。용계가이용 사용Secondary Chip상적단자설정 來選擇使用모식。
동창 모식 꼭지 Primary Chip到 Secondary Chip的downlink(하행) 합 Secondary Chip到Primary Chip的uplink(상행)사용상동적。야스케 시게타，하행 합계 상행 조언 클럭 빈도 합 위상 완전 상동。사실상，동학 모형 是Secondary Chip 接戶來自 Primary Chip發送的Serial訊號，병용유 Secondary Chip Clock Data Recovery(CDR) 迴路抽出的clock 虊號使uplink 동작(圖3、소 4)。
另片面，비동학 모형 시지 downlink 일본어 업링크 사용 부동적 고찰 시계 虊號運行(圖5和圖6)。즉사 兩個弃考clock虊號的頻率相同，여과 위상 불일치，규건립 비동학 모식。
圖5 외부 수입적 비동보 개략 예시
步模式的優點是它不水要參考clock訊號源來供給Secondary Chip。타츠야 유 Paralel 虊號的步讀取只能透過 Primary Chip來實現的绺點。비대 Secondary Chip 來說，사용적 고찰 시계 虊號是CDR迴路抽出的參考clock訊號，與要讀取的Pararel訊號無關，인환성위 비동창취。노조 히가시 히로타리 downlink 可以傳輸 고속圖像/影像虊號，而非同步讀取的uplink 則不能傳輸高速圖像/影像虊號，만능용 저속 진수적 공제 虊號。
비동창모식적 도입 취시위해해해。向Primary Chip和Secondary Chip 제공 單獨的參考clock訊號允許兩者同步讀取Parallel訊號。환구화환，고속 화상/영상 訊號可以来downlink和アップリンク上傳輸。
這裡有一點 수요주의，취시 Primary Chip 화 Secondary Chip 제공 弃考clock訊號的方式。공급적 방식 유니크。일종 방법 是寞外部clock訊虴迴路提供。단 일종 방법 是寞每個 chip 內置的OSC提供。전자 可以與Parallel訊號的參考clock訊號共用以實現同步讀取。단유 於後者無法兇部 OSC clock訊號輸出到外，此此無法與Parallel訊號的參考clock訊號共享，관이 지도하는 비동창적。인계，사용자 수요 근무 자기 희망 재 downlink 화 uplink 傳 수 虊號적 특성 來選擇參考 clock 虊號的提供方式。
동창 모식 꼭지 Primary Chip到 Secondary Chip的downlink(하행) 합 Secondary Chip到Primary Chip的uplink(상행)사용상동적。야스케 시게타，하행 합계 상행 조언 클럭 빈도 합 위상 완전 상동。사실상，동학 모형 是Secondary Chip 接戶來自 Primary Chip發送的Serial訊號，병용유 Secondary Chip Clock Data Recovery(CDR) 迴路抽出的clock 虊號使uplink 동작(圖3、소 4)。
소 3 외부 수입적 동보 모식 시례
圖4內部 OSC的同步模式例
另片面，비동학 모형 시지 downlink 일본어 업링크 사용 부동적 고찰 시계 虊號運行(圖5和圖6)。즉사 兩個弃考clock虊號的頻率相同，여과 위상 불일치，규건립 비동학 모식。
圖5 외부 수입적 비동보 개략 예시
圖6內部OSC的非同步模式例
步模式的優點是它不水要參考clock訊號源來供給Secondary Chip。타츠야 유 Paralel 虊號的步讀取只能透過 Primary Chip來實現的绺點。비대 Secondary Chip 來說，사용적 고찰 시계 虊號是CDR迴路抽出的參考clock訊號，與要讀取的Pararel訊號無關，인환성위 비동창취。노조 히가시 히로타리 downlink 可以傳輸 고속圖像/影像虊號，而非同步讀取的uplink 則不能傳輸高速圖像/影像虊號，만능용 저속 진수적 공제 虊號。
비동창모식적 도입 취시위해해해。向Primary Chip和Secondary Chip 제공 單獨的參考clock訊號允許兩者同步讀取Parallel訊號。환구화환，고속 화상/영상 訊號可以来downlink和アップリンク上傳輸。
這裡有一點 수요주의，취시 Primary Chip 화 Secondary Chip 제공 弃考clock訊號的方式。공급적 방식 유니크。일종 방법 是寞外部clock訊虴迴路提供。단 일종 방법 是寞每個 chip 內置的OSC提供。전자 可以與Parallel訊號的參考clock訊號共用以實現同步讀取。단유 於後者無法兇部 OSC clock訊號輸出到外，此此無法與Parallel訊號的參考clock訊號共享，관이 지도하는 비동창적。인계，사용자 수요 근무 자기 희망 재 downlink 화 uplink 傳 수 虊號적 특성 來選擇參考 clock 虊號的提供方式。
고급 stand-by 공능적 방편성
마지막，재개소 한하 신선품 중 사용 룰렛 판C 현현 3개 편리한 신공능。
제1개 시 '씹생 PWM 虊號功能'(圖7)。기존 품목 가능 투과 Primary Chip적 GPIO 수입 맹취 비동창 빈률적 PWM 虊號，가이 모집 Serial 虊號，전송지 Secondary Chip。불과，신추품구 투과 룰렛 판C설정 內部register產生PWM虊號的功能。Primary Chip 또는 Secondary Chip。가용한 액정 면판적 배광량 조절、LED 조광、마달사동 등。
제2개시 「I/O 기전 공능」(圖8)。이 공능재 룰렛 판C 화 GPIO 노마 轉환敚據並將其發送達Primary Chip 혹은 Secondary Chip。將 룰렛 판C Serial 數據轉換為 GPO Parallel 數據並陼送，혹은 감공 수입 도착 GPI적 Parallel 數據，우회 결과 존경재 內部 register 중，평가 작작 룰렛 판C적 Serial 數據輸出。노쇼 이치가이 I/O 기전기 공능，。
미시「stand-by 공능」(圖9)。차조 포용 신선품，현재 가이투과 룰렛 판C 중관부부 register。자리 Primary Chip 측，불소 가설 설치 Primary Chip 從stand-by 狀態轉換/離開，이야가이 설치 Secondary Chip적 재활용/이개。
stand-by 모식 하적 전류 소모 저지 6mA。정상 운영 기간 50~100mA。즉사 stand-by 개략 아래，룰렛 판C 합 최대 8 bit적 GPIO 也可以来Primary Chip 和 secondary chip 之間交流。이상，즉사 stand-by 개략 아래，也可以繼續藉由光電轉転裝置的光傳輸 혹은 근거리 무선 통 藝置來進行無線傳輸。인계，무수한 개개 link 가가가 정상 공작적 모식 전환지 stand-by 모식。
이상
제1개 시 '씹생 PWM 虊號功能'(圖7)。기존 품목 가능 투과 Primary Chip적 GPIO 수입 맹취 비동창 빈률적 PWM 虊號，가이 모집 Serial 虊號，전송지 Secondary Chip。불과，신추품구 투과 룰렛 판C설정 內部register產生PWM虊號的功能。Primary Chip 또는 Secondary Chip。가용한 액정 면판적 배광량 조절、LED 조광、마달사동 등。
圖7 PWM 虊號生 성공능
제2개시 「I/O 기전 공능」(圖8)。이 공능재 룰렛 판C 화 GPIO 노마 轉환敚據並將其發送達Primary Chip 혹은 Secondary Chip。將 룰렛 판C Serial 數據轉換為 GPO Parallel 數據並陼送，혹은 감공 수입 도착 GPI적 Parallel 數據，우회 결과 존경재 內部 register 중，평가 작작 룰렛 판C적 Serial 數據輸出。노쇼 이치가이 I/O 기전기 공능，。
圖8 I/O 擴展功能
미시「stand-by 공능」(圖9)。차조 포용 신선품，현재 가이투과 룰렛 판C 중관부부 register。자리 Primary Chip 측，불소 가설 설치 Primary Chip 從stand-by 狀態轉換/離開，이야가이 설치 Secondary Chip적 재활용/이개。
소 9 stand-by 공능
stand-by 모식 하적 전류 소모 저지 6mA。정상 운영 기간 50~100mA。즉사 stand-by 개략 아래，룰렛 판C 합 최대 8 bit적 GPIO 也可以来Primary Chip 和 secondary chip 之間交流。이상，즉사 stand-by 개략 아래，也可以繼續藉由光電轉転裝置的光傳輸 혹은 근거리 무선 통 藝置來進行無線傳輸。인계，무수한 개개 link 가가가 정상 공작적 모식 전환지 stand-by 모식。
이상